커뮤니티 빌런

뉴스/정보 기술 컴퓨터

TSMC, 1.4나노 ‘A14’ 공정에 4조 대만달러(약 48.5억 달러) 규모 투자

구라파통신원 쪽지 승인 : 2025-11-07 01:36:56

TSMC, 1.4나노 ‘A14’ 공정 위한 세계 최고 수준의 반도체 공장 착공

4조 대만달러(약 48.5억 달러) 규모 투자

세계 최대 파운드리 기업 TSMC(타이완 반도체 제조회사) 가 차세대 1.4나노미터(Angstrom 시대) 공정 생산을 위한 신규 반도체 공장을 공식 착공했다. TSMC 역사상 가장 거대한 투자 규모(약 485억 달러) 로, 대만 중부 타이중(Taichung)에 위치한 ‘A14’ 노드 전용 첨단 팹(fab) 이 그 주인공이다.

2나노 계획에서 ‘앙스트롬(Å)’ 시대로 업그레이드

당초 해당 공장은 2나노(N2) 생산 라인으로 계획됐지만, TSMC는 전략을 수정해 앙스트롬급(1.4nm) 공정으로 상향 조정했다. 이는 회사가 2나노 공정 생산을 미국과 일본 등 해외로 분산시키고, 최첨단 공정은 대만 본토에 집중 배치하기 위한 결정이다. 대만 경제일보(Taiwan Economic Daily) 에 따르면, TSMC는 타이중 신공장을 중심으로 4개의 개별 팹을 구축하며, 첫 번째 라인은 2027년 말 가동, 연간 5만 장의 웨이퍼 생산을 목표로 전체 양산은 2028년부터 본격화될 예정이다.

총 투자액은 48.5억 달러(한화 약 68조 원) 로, TSMC가 지금까지 진행한 단일 공정 프로젝트 중 최대다. 회사는 “1.4나노 공정은 반도체 산업의 새로운 기준이 될 것”이라며, AI·모바일·고성능 컴퓨팅(HPC) 시장의 폭발적 수요에 대응하기 위한 핵심 인프라라고 밝혔다. 흥미롭게도 TSMC는 1.4nm 공정에서 High-NA EUV(극자외선) 노광 장비를 도입하지 않고, 기존 EUV를 활용한 멀티 패터닝(Multi-Patterning) 방식으로 공정을 구현할 계획이다. 이는 인텔이 14A 공정에서 High-NA EUV를 채택한 것과 대비되는 접근으로, TSMC는 “더 복잡하지만 안정적이며 비용 효율적인 생산 방식”이라고 설명했다.

A14 공정의 주요 고객은 애플(Apple), 퀄컴(Qualcomm), 미디어텍(MediaTek) 등 모바일 칩 제조사다. 특히 애플은 A20 Pro 및 M7 칩 등 차세대 프로세서 생산을 위해 A14 노드를 우선적으로 도입할 것으로 전망된다. 또한 엔비디아(NVIDIA) 와 AMD 역시 차세대 AI 가속기 및 HPC 아키텍처에 A14 공정을 적용할 계획이다.

TSMC는 A14 공장을 “세계에서 가장 앞선 기술의 요람”으로 규정하면서, 대만은 혁신의 중심, 해외는 양산의 허브라는 역할 분담 전략을 명확히 했다. 회사는 미국 애리조나 및 일본 구마모토 공장에서는 주로 2나노 이하 공정의 대량 생산과 고객 대응을 담당하게 될 것이라고 덧붙였다. TSMC의 행보는 인텔과 삼성전자의 차세대 공정 경쟁에 선제 대응하려는 움직임으로, 반도체 산업이 1나노 이하 ‘앙스트롬 시대’ 로 진입했음을 상징하는 사건으로 평가된다.

By 기사제보 및 정정요청 = master@villain.city

반도체 조딱러 2025-10-07

TSMC 2nm 공정, 예상보다 저렴하지만 ‘단서’가 붙는다 TSMC의 2nm N2 웨이퍼 가격 인상이 예상되고 있다. 이전 보도에서는 애플, 퀄컴, 미디어텍 등 주요 고객들이 이 웨이퍼를 확보하기 위해 최대 50%의 프리미엄을 지불해야 할 것이라고 전했으나, 새로운 정보에 따르면 가격 차이는 10~20% 수준에 그칠 전망이다. 다만, 이는 TSMC가 현재의 3nm 공정 가격을 인상할 계획이기 때문으로 알려졌다. 보도에 따르면 TSMC의 2nm 웨이퍼가 3nm 대비 10~20% 정도만 비싼 이유는, 제조사가 기존 3nm 공정 가격을 올리려 하기 때문이다. 새 기술의 단가 자체는 여전히 웨이퍼당 3만 달러(약 4,100만 원) 수준으로 유지된다. TSMC는 2025년 4분기부터 2nm N2 웨이퍼의 양산을 시작할 예정이며, 퀄컴은 내년 출시될 스냅드래곤 8 엘리트 Gen 6 칩을 위해 빠르게 N2P 공정으로 전환할 계획이다. 업계 전문가들은 이 리소그래피 기반 웨이퍼 한 장당 약 3만 달러에 달할 것으로 보고 있으며, 이는 스마트폰과 태블릿 같은 소비자 전자기기의 가격 상승으로 이어질 수 있다고 분석했다. 관련 기사에 따르면, TSMC는 차세대 칩 생산을 위한 계획을 진행 중이며, 2nm 공정은 내년 애리조나 공장에서도 생산될 예정이고, 1.4nm(A14) 공정은 2028년 대만에서 양산될 예정이다. 결국 고객사들은 이러한 가격 정책에 따를 수밖에 없지만, 표면적으로 보면 2nm과 3nm의 가격 차이는 크지 않다. 그러나 자세히 들여다보면 이야기가 달라진다. Investor의 보도에 따르면 TSMC는 현재 세대의 리소그래피 가격을 인상할 계획이며, 이에 따라 2nm과 3nm의 차이가 10~20% 수준으로 보이는 것뿐이라고 한다. 현재 N3E 노드는 약 2만 5,000달러, N3P 노드는 약 2만 7,000달러로 책정될 것으로 예상되어, 구세대 공정을 이용해 칩을 생산하려는 기업들에게도 재정적 부담이 가중될 전망이다. 앞서 퀄컴과 미디어텍은 각각 스냅드래곤 8 엘리트 Gen 5와 Dimensity 9500을 생산할 때 3nm N3P 공정으로 전환하면서 최대 24%의 추가 비용을 부담한 것으로 알려졌다. 이는 이번 보도 이전에 이미 가격 인상의 영향을 받았음을 시사한다. 결과적으로 이번 조정으로 인해 3nm에서 2nm로의 전환은 예상보다 덜 부담스러워 보일 수 있지만, 웨이퍼당 3만 달러라는 금액이 결코 가벼운 수준은 아니다. 출처 : https://wccftech.com/tsmc-2nm-wafers-to-be-10-to-20-percent-more-expensive-than-3nm/

반도체 조딱러 2025-10-08

TSMC, 1나노 공정에 High-NA EUV 대신 ‘포토마스크 펠리클’ 채택 “TSMC, 1나노 공정에서도 High-NA EUV 대신 ‘포토마스크 펠리클’ 채택” 400만 달러 장비 대신 현실적 해법, 초미세 공정은 ‘실험과 보정’ 단계 TSMC가 차세대 1.4nm(코드명 A14) 및 1nm(A10) 공정으로의 전환을 앞두고, ASML의 초고가 High-NA EUV(극자외선 노광장비) 도입 대신 ‘포토마스크 펠리클(Photomask Pellicle)’ 방식을 채택하기로 했다. 한 대당 4억 달러(약 5,500억 원)에 달하는 High-NA 장비를 포기하고, 비용 효율과 생산 유연성을 확보하는 전략으로 선회한 셈이다. “2nm 이후, TSMC의 해법은 장비가 아닌 공정 최적화.” TSMC는 현재 2nm 대량 생산(2025년 말 예정)을 목표로 기존 EUV 장비 기반의 생산 효율을 높이는 데 주력하고 있다. 그러나 그 아래 세대인 1.4nm와 1nm 공정으로 진입할 경우, 기존 EUV 기술만으로는 노광 정밀도와 수율 관리에서 한계가 드러난다. ASML의 High-NA EUV 장비는 이런 문제를 해결할 수 있는 유일한 해법으로 꼽히지만, 장비 가격과 공급 속도 모두 TSMC의 대규모 양산 전략과는 맞지 않는다. “장비 한 대 4억 달러, 연간 생산량은 고작 5~6대.” ASML은 현재 연간 5~6대 수준의 High-NA EUV 장비만 생산 가능하다. TSMC가 이미 표준 EUV 장비 30대를 확보해 고객 수요(애플 등)에 대응하고 있는 상황에서, 소수의 고가 장비에 의존하는 것은 장기적으로 비효율적이라는 판단이다. 이에 따라 회사는 펠리클 기반 공정 보정 방식으로 방향을 틀었다. “펠리클은 완벽한 해법은 아니지만, 가장 현실적인 선택.” 포토마스크 펠리클은 노광용 마스크 위를 덮는 보호막으로, 먼지나 오염 입자가 웨이퍼에 닿는 것을 방지하는 역할을 한다. 1.4nm 이하 초미세 공정에서는 노광 과정이 더 많은 반복 노출을 필요로 하므로, 마스크 손상과 수율 저하 위험이 커진다. 이때 펠리클은 오염으로 인한 결함을 최소화하는 핵심 부품이다. 다만 펠리클을 적용하면 투과율 저하, 열 안정성 등 부수적 문제가 발생할 수 있어 ‘시행착오(trial and error)’ 기반의 공정 보정 과정이 불가피하다. “1.5조 대만달러, 약 490억 달러 투자로 1.4nm R&D 본격화.” 현재 TSMC는 신주(新竹) 공장을 중심으로 1.4nm 연구개발을 진행 중이다. 이미 30대의 EUV 장비를 추가 확보했으며, 2028년 양산을 목표로 인프라를 구축하고 있다. 이번 펠리클 전략은 “High-NA 없이도 동일한 수율과 품질을 달성할 수 있다”는 TSMC의 기술 자신감에 근거한 것으로 풀이된다. 업계는 이번 결정을 두고 “TSMC가 장비 의존형 패러다임에서 공정 제어 중심 전략으로 이동하고 있다”고 평가한다. ASML의 차세대 기술을 기다리기보다, 보유 장비로 가능한 최대 효율을 끌어내겠다는 계산이다. TSMC의 이번 선택은 “기술 독립성과 공정 자율성을 확보하려는 전략적 실험”이라는 점에서 업계의 주목을 받고 있다. 출처: WCCFtech / Omar Sohail ** 해외 외신을 읽기 좋게 재구성, 커뮤니티 빌런 18+에만 업데이트 하였습니다.

반도체 구라파통신원 2025-10-22

Comment

Today Ranking

종합
뉴스/정보
커뮤니티
질문/토론

1. 겨울철 전기차 주행거리, 이렇게 하면 극대화할 수 있다 2. 삼성, Exynos 2600 최초 공개… “조용히 들었고, 핵심부터 다듬었다”는 티저로 메시지 전달 3. Intel Core Ultra 7 366H, Geekbench에 유출 – iGPU 성능이 Radeon 840M 대비 26%↑ 4. 조텍 VIP 멤버십, 12월 맞아 달콤한 제주귤 증정 이벤트 진행 5. Ai로 만든 광고, 업계비상. 6. 알리 광군제와 블프 때문일까요? 평택세관에 오래 붙들려 있네요. 7. 테슬라 Model 3/Y 중국산 LG NCM811 팩, 심각한 고장률과 압도적으로 짧은 수명 8. 이제 한파 시작인듯 하네요. 9. ‘Windows on ARM 지원 외장 GPU’, 엔비디아·AMD가 아니라 중국 리쑤안일 가능성 10. 테슬라 중국산 LG 배터리, “상태가 catastrophic(재앙적)”…유럽 수리 업체의 주장