Villain 커뮤니티
18+
Villain
beta1
공지
이벤트
이슈
특집/기획
뉴스/정보
커뮤니티
질문/토론
즐길거리
볼거리
놀거리
장터/핫딜
브랜드로그
뉴스/정보 기술
인텔 14A 공정, 18A보다 1년 앞서 성능·수율 모두 우위
인텔 14A 공정, 18A보다 1년 앞서 성능·수율 모두 우위 외부 시료 테스트 단계 “파운드리 사업의 미래 좌우할 핵심 노드” 인텔이 차세대 반도체 공정 ‘14A’의 개발 성과를 공개했다. 최고재무책임자(CFO) 데이비드 진스너(David Zinsner)는 최근 인터뷰에서 “14A 공정이 18A보다 성숙 단계에서 더 나은 성능과 수율을 보이고 있다”며 “현재까지의 진행 상황은 매우 고무적”이라고 밝혔다. 14A는 인텔이 본격적으로 외부 고객을 대상으로 한 파운드리 서비스용 노드로 개발 중인 차세대 공정이다. 현재까지 진행된 초기 시료 테스트에서 이미 18A 공정의 동일 시점 대비 성능·수율 모두에서 우위를 기록한 것으로 알려졌다. 이는 공식 위험 생산(risk production) 일정보다 거의 1년 앞선 성과로, 인텔의 제조 경쟁력 회복에 중요한 신호로 평가된다. 진스너는 “14A 공정은 18A 대비 더 성숙한 출발점을 가졌다. 성능과 수율 모두 예상보다 빠르게 안정화되고 있으며, 지금의 진척도를 유지하는 것이 중요하다”고 말했다. 인텔은 18A 공정을 자사 제품 중심으로 활용 중이지만, 14A는 외부 고객 확보를 위한 핵심 노드로 설계됐다. 현재 인텔은 각 개발 단계별 주요 고객사들과 시료를 공유하며 피드백을 수집하고 있으며, 이를 바탕으로 공정 완성도와 고객 맞춤형 설계 지원 체계를 강화하고 있다. 업계에서는 이 전략이 본격적인 파운드리 사업 확대를 위한 포석으로 보고 있다. 14A 공정은 High-NA EUV 노광 장비와 RibbonFET 2 트랜지스터 구조를 적용해, 18A 대비 전력 효율과 트랜지스터 밀도를 크게 높일 예정이다. 특히 High-NA 장비의 도입은 기존 EUV 대비 노광 정밀도를 대폭 개선해 차세대 AI·고성능 컴퓨팅 칩 생산에 유리한 기반을 마련한다. 현재 14A는 잠재 고객사를 대상으로 단계별 샘플링을 진행 중이며, 본격 양산은 2026년 말로 예정돼 있다. 인텔 내부에서는 신규 노드의 성패가 향후 미국 내 반도체 제조 주도권 확보와 파운드리 수주 경쟁력 강화의 분수령이 될 것으로 보고 있다. 출처: WCCFtech / Muhammad Zuhair
반도체 구라파통신원 2025-10-25
0
엔비디아 AI 칩 우주로 발쏴, 우주 궤도에 데이터센터 구축 목적
“엔비디아 AI 칩, 지구 밖으로 간다” 스타트업 ‘스타클라우드’와 협력, 우주 궤도에 데이터센터 구축 ‘태양광 전력’과 ‘진공 냉각’ 활용 엔비디아 AI 칩이 이제 우주로 향한다. AI 스타트업 스타클라우드(Starcloud)가 곧 궤도상 데이터센터를 발사할 계획이며, 엔비디아는 자사의 H100 GPU를 해당 프로젝트에 공급한다고 밝혔다. 지구상의 전력·토지 한계를 넘어선 ‘우주 기반 컴퓨팅 인프라’가 현실화되는 셈이다. “100배 성능, 무한 태양광, 그리고 진공 냉각.” 스타클라우드의 첫 위성, Starcloud-1은 약 60kg 규모의 인공위성형 데이터센터로, 여기에 엔비디아 H100 AI GPU가 탑재된다. 이 장치는 기존 우주 기반 컴퓨팅 장비 대비 최대 100배 높은 연산 성능을 제공할 것으로 알려졌다. 엔비디아는 자사 블로그에서 “이번 프로젝트를 통해 우리는 사실상 무한한 태양 에너지와 자연 냉각원을 확보했다”고 표현했다. “우주는 완벽한 히트싱크(heatsink)다.” 지상 데이터센터의 가장 큰 과제는 전력 소모와 냉각 효율이다. 하지만 궤도 환경에서는 태양광을 통한 지속 전력 공급과 우주 진공을 이용한 복사 냉각이 가능하다. 즉, 냉각수나 배터리, 예비 전력 없이도 시스템을 장시간 안정적으로 구동할 수 있다. 엔비디아는 이 방식을 통해 “지구의 물 자원을 절약하면서, 데이터센터의 지속 가능성을 크게 높일 수 있다”고 설명했다. “AI 시대의 에너지 문제, 해답은 우주에 있을지도 모른다.” 현재 전 세계적으로 초대형 AI 데이터센터 건설이 폭증하고 있다. 마이크로소프트, 구글, 메타 등 빅테크 기업들이 ‘수GW(기가와트)’급 인프라를 빠르게 확장하는 가운데, 전력 수요와 토지 소모 문제가 새로운 산업적 병목으로 떠오르고 있다. 스타클라우드는 이러한 문제를 해결하기 위해 ‘지구 밖 데이터센터’라는 발상을 현실로 옮기려는 첫 시도를 하고 있다. “엔비디아 인셉션(Inception) 프로그램의 성과.” 스타클라우드는 엔비디아의 스타트업 육성 프로그램인 ‘인셉션’*의 일원으로, 기술 자문과 GPU 공급을 지원받고 있다. 스타클라우드 CEO 필립 존스턴(Philip Johnston)은 “10년 안에 대부분의 데이터센터가 지구 밖에서 운영될 것”이라고 전망했다. 그는 “AI 학습 규모가 기하급수적으로 커지는 만큼, 지속 가능하고 냉각 효율이 높은 인프라로의 전환은 불가피하다”고 강조했다. 물론 거대 AI 데이터센터를 우주에 배치하는 데는 여전히 기술적·경제적 장벽이 존재한다. 하지만 엔비디아와 스타클라우드의 협력은, “더 크고 더 빠른 지상 센터”에서 “완전히 다른 차원의 공간”으로 이동하고 있음을 시사한다. “AI의 다음 전장은, 이제 지구 바깥이다.” 출처: WCCFtech / Muhammad Zuhair ** 해외 외신을 읽기 좋게 재구성, 커뮤니티 빌런 18+에만 업데이트 하였습니다.
반도체 구라파통신원 2025-10-23
4
삼성 HBM4 공개, 로직 수율 90% 달성 하이닉스·마이크론에 도전장 “삼성 HBM4 공개, 로직 수율 90% 달성" 대량 양산 임박, 하이닉스·마이크론에 정면 도전 삼성이 차세대 HBM4 메모리를 처음으로 일반에 공개했다. 한국 반도체 산업의 대표주자인 삼성전자가 SK하이닉스와 마이크론이 주도하던 HBM 시장에 다시 본격적으로 뛰어들며, AI 시대 핵심 부품 경쟁의 중심으로 복귀한 셈이다. 경기도 일산에서 열린 SEDEX 2025(반도체대전) 현장에서 삼성은 HBM3E와 HBM4 모듈을 함께 전시하며 기술적 진전을 강조했다. “로직 다이 수율 90%, 양산은 시간문제.” DigiTimes의 보도에 따르면, 삼성의 HBM4 공정은 로직 다이 수율이 90%에 도달한 상태다. 이는 양산 전환 단계로 진입했음을 의미하며, 현재로서는 일정 지연 가능성도 없는 것으로 평가된다. 삼성은 과거 DRAM 시장에서 주도권을 잃었던 경험을 교훈 삼아, 이번에는 경쟁사와 동시에 양산 라인을 가동하는 전략을 택했다. “HBM4는 AI 경쟁력의 핵심.” HBM4는 고대역폭 메모리(High Bandwidth Memory) 기술의 차세대 규격으로, AI 연산 성능 향상에 직접적으로 기여하는 핵심 부품이다. 삼성, 하이닉스, 마이크론 등 글로벌 메모리 3사는 모두 HBM4 시장 선점을 위해 기술과 생산력을 집중하고 있다. 특히 핀 속도 11Gbps 수준의 성능을 목표로 하고 있으며, 이는 SK하이닉스나 마이크론이 제시한 수치보다 높은 수준이다. 가격 경쟁력과 생산량 확보를 동시에 추진해, 엔비디아(NVIDIA) 같은 주요 고객사의 채택을 이끌어내겠다는 전략이다. “엔비디아 인증은 아직… 하지만 자신감은 확고.” 현재 삼성은 엔비디아로부터 HBM4 공급 승인을 받지는 못했지만, 기술 완성도와 수율 면에서 긍정적인 평가를 받고 있다. 삼성 내부에서는 “기술적 우위가 이미 확보된 만큼, HBM4 세대에서는 뒤처지지 않을 것”이라는 자신감이 감지된다. 같은 행사에서 SK하이닉스 역시 TSMC와 협력해 개발한 HBM4 모듈을 선보였다. 하이닉스는 이미 HBM3E 시장에서 엔비디아와의 파트너십을 통해 확고한 점유율을 유지하고 있으며, HBM4에서도 빠른 대응 속도를 보이고 있다. “AI 반도체 수요 폭발, 경쟁은 이제부터.” AI 학습과 추론 성능의 핵심 부품으로 자리 잡은 HBM 시장은 그 어느 때보다 치열한 경쟁 구도로 접어들고 있다. 삼성이 수율, 속도, 가격 삼박자를 앞세운 HBM4 전략을 공개함에 따라, 차세대 메모리 시장은 한층 뜨겁게 달아오를 전망이다. 출처: WCCFtech / Muhammad Zuhair ** 해외 외신을 읽기 좋게 재구성, 커뮤니티 빌런 18+에만 업데이트 하였습니다.
반도체 구라파통신원 2025-10-23
8
TSMC, 1나노 공정에 High-NA EUV 대신 ‘포토마스크 펠리클’ 채택
“TSMC, 1나노 공정에서도 High-NA EUV 대신 ‘포토마스크 펠리클’ 채택” 400만 달러 장비 대신 현실적 해법, 초미세 공정은 ‘실험과 보정’ 단계 TSMC가 차세대 1.4nm(코드명 A14) 및 1nm(A10) 공정으로의 전환을 앞두고, ASML의 초고가 High-NA EUV(극자외선 노광장비) 도입 대신 ‘포토마스크 펠리클(Photomask Pellicle)’ 방식을 채택하기로 했다. 한 대당 4억 달러(약 5,500억 원)에 달하는 High-NA 장비를 포기하고, 비용 효율과 생산 유연성을 확보하는 전략으로 선회한 셈이다. “2nm 이후, TSMC의 해법은 장비가 아닌 공정 최적화.” TSMC는 현재 2nm 대량 생산(2025년 말 예정)을 목표로 기존 EUV 장비 기반의 생산 효율을 높이는 데 주력하고 있다. 그러나 그 아래 세대인 1.4nm와 1nm 공정으로 진입할 경우, 기존 EUV 기술만으로는 노광 정밀도와 수율 관리에서 한계가 드러난다. ASML의 High-NA EUV 장비는 이런 문제를 해결할 수 있는 유일한 해법으로 꼽히지만, 장비 가격과 공급 속도 모두 TSMC의 대규모 양산 전략과는 맞지 않는다. “장비 한 대 4억 달러, 연간 생산량은 고작 5~6대.” ASML은 현재 연간 5~6대 수준의 High-NA EUV 장비만 생산 가능하다. TSMC가 이미 표준 EUV 장비 30대를 확보해 고객 수요(애플 등)에 대응하고 있는 상황에서, 소수의 고가 장비에 의존하는 것은 장기적으로 비효율적이라는 판단이다. 이에 따라 회사는 펠리클 기반 공정 보정 방식으로 방향을 틀었다. “펠리클은 완벽한 해법은 아니지만, 가장 현실적인 선택.” 포토마스크 펠리클은 노광용 마스크 위를 덮는 보호막으로, 먼지나 오염 입자가 웨이퍼에 닿는 것을 방지하는 역할을 한다. 1.4nm 이하 초미세 공정에서는 노광 과정이 더 많은 반복 노출을 필요로 하므로, 마스크 손상과 수율 저하 위험이 커진다. 이때 펠리클은 오염으로 인한 결함을 최소화하는 핵심 부품이다. 다만 펠리클을 적용하면 투과율 저하, 열 안정성 등 부수적 문제가 발생할 수 있어 ‘시행착오(trial and error)’ 기반의 공정 보정 과정이 불가피하다. “1.5조 대만달러, 약 490억 달러 투자로 1.4nm R&D 본격화.” 현재 TSMC는 신주(新竹) 공장을 중심으로 1.4nm 연구개발을 진행 중이다. 이미 30대의 EUV 장비를 추가 확보했으며, 2028년 양산을 목표로 인프라를 구축하고 있다. 이번 펠리클 전략은 “High-NA 없이도 동일한 수율과 품질을 달성할 수 있다”는 TSMC의 기술 자신감에 근거한 것으로 풀이된다. 업계는 이번 결정을 두고 “TSMC가 장비 의존형 패러다임에서 공정 제어 중심 전략으로 이동하고 있다”고 평가한다. ASML의 차세대 기술을 기다리기보다, 보유 장비로 가능한 최대 효율을 끌어내겠다는 계산이다. TSMC의 이번 선택은 “기술 독립성과 공정 자율성을 확보하려는 전략적 실험”이라는 점에서 업계의 주목을 받고 있다. 출처: WCCFtech / Omar Sohail ** 해외 외신을 읽기 좋게 재구성, 커뮤니티 빌런 18+에만 업데이트 하였습니다.
반도체 구라파통신원 2025-10-22
3
중국, ASML 장비 기술 훔치려고 분해하다 망가뜨려 SOS "열어보고 이건 아니다 직감"
“ASML 장비 분해하다 고장 내고 ASML에 SOS” 중국 DUV 리버스 엔지니어링 시도, 결국 장비만 고장 중국 반도체 기술진이 네덜란드 ASML 심자외선(DUV) 노광 장비를 리버스 엔지니어링하려다 실패했다. 역설계하려던 계획이 틀어지고 동시에 장비까지 고장 냈는데, 스스로 해결할 수 없어 결국 ASML 본사에 도움을 요청한 것으로 알려졌다. 일화는 반도체 장비 분야의 기술 격차를 단적으로 보여주는 동시에, 중국의 조급한 기술 추격 시도를 상징적으로 드러냈다. “장비를 해체하다가 부숴버리고, 결국 제조사에 수리 요청.” 미국 매체 The National Interest의 보도에 따르면, 중국은 ASML의 구형 DUV 장비를 분해해 내부 구조를 분석하려다 장비가 완전히 손상되는 사고를 저질렀다. 문제는 그다음이다. 장비가 작동 불능 상태에 빠지자, 이들은 ASML에 직접 연락해 수리를 요청한 것이다. ASML 기술진은 현장에서, 장비가 해체·재조립 시도 중 파손된 것임을 파악했다. 결국, 중국이 장비를 리버스 엔지니어링하려 했다는 정황을 사실상 자인한 꼴이 됐다. “중국 반도체 산업의 갈증이 낳은 아이러니.” 중국 반도체 업계는 여전히 리소그래피 장비 확보에 가장 큰 제약을 받고 있다. 이로 인해 SMIC(중국 반도체 제조 국제공사) 같은 주요 파운드리는 수년째 생산량 확대에 어려움을 겪고 있다. 정부는 자체 노광 장비 개발에 자원을 투입해 왔지만, 아직 ASML의 정밀도와 품질을 따라잡기에는 기술적 격차가 크다. 이런 상황에서 엔지니어들이 직접 장비를 분해해 기술을 ‘복제’하려 한 것은, 그만큼 절박했다는 방증이기도 하다. 그러나 DUV 시스템은 세상에서 가장 복잡한 장비다. 수백 개의 고정밀 부품과 정밀한 보정 절차, 내부 캘리브레이션 데이터, 교체용 파츠 인증까지 모두 ASML의 폐쇄적 관리 체계에 의존한다. 때문에 장비를 임의로 열거나 조정하면 내부 정렬이 무너지고, 사실상 복구 불가능한 상태가 된다. ASML은 공식 입장을 내놓지 않았지만, 업계에서는 “사실 여부를 떠나 충분히 있을 법한 이야기”라는 반응이다. ASML 장비는 제조사 이외에는 완전한 수리나 조정이 불가능하며, 시스템 자체가 모든 교체 기록과 진단 로그를 저장하도록 설계되어 있다. 중국은 자체 리소그래피 기술 개발을 진행 중이지만, EUV(극자외선)는 물론 DUV 단계에서도 여전히 미흡하다. 결국 중국의 반도체 굴비가 얼마나 형편없는지 보여준 일화로 남게 됐다. 출처: WCCFtech / Muhammad Zuhair ** 해외 외신을 읽기 좋게 재구성, 커뮤니티 빌런 18+에만 업데이트 하였습니다.
반도체 구라파통신원 2025-10-22
5
엔비디아 블랙웰, 메이드인 USA 달고 애리조나 TSMC 에서 생산 돌입
“메이드 인 아메리카, 현실이 되다” 엔비디아, 미국 애리조나 TSMC 공장에서 첫 블랙웰 칩 웨이퍼 공개 엔비디아가 자사의 차세대 AI 칩 ‘블랙웰(Blackwell)’을 미국에서 생산하기 시작했다. 젠슨 황 CEO는 미국 애리조나에 위치한 TSMC 공장에서 “첫 블랙웰 칩 웨이퍼가 미국 땅에서 완성됐다”고 발표했다. 그는 이를 “미국 제조 산업의 새로운 전환점”이라고 강조했다. 또한, “미국에서 가장 중요한 칩이, 이제 미국에서 만들어지고 있다.” 는 한마디로 트럼프 정부 이후 주도권을 자시금 미국으로 되찾아 오기 위한 반도체 산업의 재편이 현실화 되었음이 명확해졌다. 사실 트럼프 행정부 출범 이후 본격화된 ‘리쇼어링(reshoring)’, 즉 제조업의 본국 회귀 움직임 속에서 엔비디아의 입지는 절대적이다. 회사는 미국 내 반도체 인프라에 5천억 달러를 투자하겠다고 밝혔고, 이에 따라 폭스콘(Foxconn), 콴타(Quanta) 같은 주요 공급업체들도 미국 내 생산 시설 구축에 나선 바 있다. “이것은 미국의 재산업화 비전이며, 일자리를 창출하고, 무엇보다 세계에서 가장 중요한 제조 산업을 되살리는 일이다.” 젠슨 황은 트럼프 대통령의 정책 기조를 언급하며, 반도체 산업의 중요성을 강조했다. 젠슨 황과 함께 무대에 오른 TSMC 애리조나 CEO 레이 추앙(Ray Chuang)은 “TSMC가 미국에서 블랙웰 웨이퍼 생산을 개시했다는 사실은, 불가능하다고 여겨졌던 목표를 불과 몇 년 만에 현실로 만든 결과”라고 말했다. TSMC 애리조나 공장은 올해 4월부터 블랙웰 생산 라인을 구축하기 시작해, 불과 6개월 만에 첫 웨이퍼를 완성했다. 반도체 제조 과정에서 웨이퍼는 핵심 단계로, 이후 레이어링(layering), 패터닝(patterning), 식각(etching), 다이싱(dicing) 등의 공정을 거쳐 최종 AI 칩으로 완성된다. 이 같은 속도는 여전히 TSMC가 세계에서 가장 정밀한 반도체 제조 기술을 보유하고 있음을 암시한다. TSMC는 애리조나를 앞으로 “2나노, 3나노, 4나노 공정뿐 아니라 A16(1.6nm) 공정까지” 미국 내 생산 거점으로 이끌겠다고 밝혔다. 이는 미국이 대만과 더불어 차세대 반도체 생산의 또 다른 중심지 부상하고 있음을 의미한다. 블랙웰 웨이퍼의 탄생으로 기술 패권의 축이 다시금 미국을 중심으로 빠르게 재편되고 있다. 이것은 현실이다. 출처: WCCFtech / Muhammad Zuhair ** 해외 외신을 읽기 좋게 재구성, 커뮤니티 빌런 18+에만 업데이트 하였습니다.
반도체 구라파통신원 2025-10-19
4
imec, 첨단 전력 소자 개발 위한 300mm GaN 프로그램 출범
"imec이 300mm GaN(질화갈륨) 기반 전력 전자 소자 개발과 제조 비용 절감을 위한 오픈 이노베이션 프로그램을 발표했다. 엑시트론, 글로벌파운드리, KLA, 시놉시스, 비코 등이 첫 파트너로 참여하며, 고전압 및 저전압 전력 전자 응용 분야에 적합한 차세대 GaN 기술 생태계 구축에 착수한다." 나노전자 및 디지털 기술 전문 연구기관 imec은 300mm 실리콘 기반 GaN 전력 소자 개발을 위한 산업 제휴 프로그램을 공식 출범했다. 프로그램은 GaN 에피 성장, 저·고전압용 GaN HEMT(고전자이동도 트랜지스터) 공정 기술을 포함하며, 산업 전반의 공정 호환성과 생산 효율을 높이는 데 목적을 두고 있다. 현재 GaN 소자는 대부분 200mm 웨이퍼에서 생산되고 있으며, 300mm로의 전환은 소자당 제조 비용 절감과 고성능 전력 소자의 대량 생산 가능성을 동시에 기대할 수 있다. imec은 기존 200mm 기반 기술 자산을 바탕으로, 300mm GaN 공정 개발과 통합을 가속화할 계획이다. 대표 참여 기업으로는 GaN 에피택시 장비 제조사 엑시트론, 글로벌파운드리, 반도체 공정 검사 장비 제조사 KLA, 반도체 설계 자동화 분야의 시놉시스, 에피 성장 기술 보유 기업 비코가 포함된다. 기술 플랫폼은 우선 300mm 실리콘(111) 기판 기반의 저전압 애플리케이션(100V 이상)용 p-GaN HEMT 개발에 집중한다. 이 과정에는 p-GaN 식각, 옴접촉 형성, 양자 효율 향상 등 핵심 공정이 포함되며, 이후에는 650V 이상 고전압용 개발도 예정돼 있다. 고전압 소자에는 QST 기반의 CMOS 호환 기판이 활용되며, 웨이퍼 뒤틀림 제어 및 기계적 강도 확보가 핵심 과제로 제시된다. 적용 가능한 주요 산업 분야로는 전기차 온보드 충전기(OBC), 태양광 인버터, AI 데이터센터 전력 분배 시스템 등이 있으며, 해당 기술은 기존 실리콘 기반 전력 소자 대비 경량화, 소형화, 고효율화 측면에서 경쟁 우위를 갖는다. imec 스테판 드쿠테르 박사는 “300mm 전환은 비용 절감뿐 아니라 차세대 전력 소자 설계 유연성과 CMOS 장비 활용 측면에서 전략적 의미를 갖는다”며 “이미 POL 컨버터를 위한 저전압 p-GaN HEMT 기술이 대표적인 사례가 되고 있다”고 밝혔다. 이어 “엑시트론, 글로벌파운드리 등과의 협업을 시작으로 더 많은 파트너의 참여를 기대하며, GaN 생태계 확대에 박차를 가하겠다”고 덧붙였다. imec은 2025년 말까지 300mm 전용 장비를 클린룸 내에 완비하고, 후속 개발을 위한 산업 파트너 협력 확대에 나설 예정이다.
반도체 대장 2025-10-10
1
인텔, 팬서 레이크 아키텍처 및 18A 공정 기반 AI PC 플랫폼 공개
"인텔이 18A 공정으로 제작된 첫 클라이언트 SoC ‘팬서 레이크’를 공개하고 연내 생산에 돌입한다. 팬서 레이크는 인텔 코어 Ultra 시리즈 3에 적용되며, 미국 애리조나 팹 52에서 대량 생산될 예정이다. 인텔은 차세대 서버 프로세서 ‘제온 6+’도 함께 발표하며, AI 시대를 위한 미국 내 제조 경쟁력을 강화를 천명했다" 인텔은 2025년 하반기 출시 예정인 인텔 코어 Ultra 시리즈 3(코드명 팬서 레이크)의 아키텍처를 공개했다. 팬서 레이크는 인텔의 최신 18A 공정 기술이 적용된 최초의 클라이언트 SoC로, 고성능 AI 연산과 전력 효율을 동시에 실현하도록 설계됐다. 팬서 레이크는 올해 말 애리조나주 챈들러에 위치한 인텔 팹 52에서 본격 생산에 들어간다. 18A 공정은 미국 내에서 개발·제조된 2나노미터급 노드로, 와트당 성능과 칩 밀도에서 이전 세대 대비 각각 최대 15%, 30% 향상됐다. 인텔은 팬서 레이크에 이어, 2026년 상반기 출시 예정인 18A 기반 서버용 제온 6+(코드명 클리어워터 포레스트)도 함께 발표했다. 클리어워터 포레스트는 최대 288개의 E-코어와 향상된 IPC(17% 증가)를 통해 밀도와 효율성 면에서 대규모 워크로드 처리에 최적화됐다. 팬서 레이크는 16개 코어 기반 CPU와 12개 Xe 코어 기반 GPU를 탑재하며, 전 세대 대비 각각 50% 이상 향상된 연산 성능과 그래픽 성능을 제공한다. 또한 AI 연산을 위한 180 플랫폼 TOPS를 지원하며, 확장형 XPU 구조를 기반으로 AI PC와 게이밍, 엣지 컴퓨팅 환경에 적용된다. AI PC뿐 아니라 로봇 및 엣지 애플리케이션까지 확대된 팬서 레이크는 새로운 로보틱스 AI 소프트웨어 및 레퍼런스 보드와 결합되어, 고도화된 인식·제어 기능을 통해 비용 효율적이고 빠른 개발이 가능하다. 18A 공정의 핵심은 리본FET 트랜지스터와 파워비아 전원 공급 구조다. 이 기술은 전력 흐름과 신호 간섭을 줄여 성능을 높이고, 인텔의 고급 3D 패키징 기술인 포베로스(Foveros)와 결합돼 고집적 칩렛 통합에 유리한 구조를 제공한다. 애리조나 팹 52는 인텔이 미국 내에서 56년간 축적한 연구개발 및 제조 역량을 바탕으로 설립된 시설이며, 1,000억 달러 규모의 미국 내 제조 투자 계획의 일부다. 이 팹은 향후 최소 3세대 이상의 클라이언트 및 서버 제품 생산을 책임질 예정이다. 인텔 CEO 립부 탄은 “팬서 레이크와 18A 공정은 차세대 컴퓨팅 패러다임의 기반이 되는 기술”이라며 “미국 내 제조 기반을 강화해 고객에게 지속 가능한 혁신을 제공할 수 있도록 하겠다”고 밝혔다.
반도체 대장 2025-10-10
3
TSMC 2nm 공정, 예상보다 저렴하지만 ‘단서’가 붙는다
TSMC의 2nm N2 웨이퍼 가격 인상이 예상되고 있다. 이전 보도에서는 애플, 퀄컴, 미디어텍 등 주요 고객들이 이 웨이퍼를 확보하기 위해 최대 50%의 프리미엄을 지불해야 할 것이라고 전했으나, 새로운 정보에 따르면 가격 차이는 10~20% 수준에 그칠 전망이다. 다만, 이는 TSMC가 현재의 3nm 공정 가격을 인상할 계획이기 때문으로 알려졌다. 보도에 따르면 TSMC의 2nm 웨이퍼가 3nm 대비 10~20% 정도만 비싼 이유는, 제조사가 기존 3nm 공정 가격을 올리려 하기 때문이다. 새 기술의 단가 자체는 여전히 웨이퍼당 3만 달러(약 4,100만 원) 수준으로 유지된다. TSMC는 2025년 4분기부터 2nm N2 웨이퍼의 양산을 시작할 예정이며, 퀄컴은 내년 출시될 스냅드래곤 8 엘리트 Gen 6 칩을 위해 빠르게 N2P 공정으로 전환할 계획이다. 업계 전문가들은 이 리소그래피 기반 웨이퍼 한 장당 약 3만 달러에 달할 것으로 보고 있으며, 이는 스마트폰과 태블릿 같은 소비자 전자기기의 가격 상승으로 이어질 수 있다고 분석했다. 관련 기사에 따르면, TSMC는 차세대 칩 생산을 위한 계획을 진행 중이며, 2nm 공정은 내년 애리조나 공장에서도 생산될 예정이고, 1.4nm(A14) 공정은 2028년 대만에서 양산될 예정이다. 결국 고객사들은 이러한 가격 정책에 따를 수밖에 없지만, 표면적으로 보면 2nm과 3nm의 가격 차이는 크지 않다. 그러나 자세히 들여다보면 이야기가 달라진다. Investor의 보도에 따르면 TSMC는 현재 세대의 리소그래피 가격을 인상할 계획이며, 이에 따라 2nm과 3nm의 차이가 10~20% 수준으로 보이는 것뿐이라고 한다. 현재 N3E 노드는 약 2만 5,000달러, N3P 노드는 약 2만 7,000달러로 책정될 것으로 예상되어, 구세대 공정을 이용해 칩을 생산하려는 기업들에게도 재정적 부담이 가중될 전망이다. 앞서 퀄컴과 미디어텍은 각각 스냅드래곤 8 엘리트 Gen 5와 Dimensity 9500을 생산할 때 3nm N3P 공정으로 전환하면서 최대 24%의 추가 비용을 부담한 것으로 알려졌다. 이는 이번 보도 이전에 이미 가격 인상의 영향을 받았음을 시사한다. 결과적으로 이번 조정으로 인해 3nm에서 2nm로의 전환은 예상보다 덜 부담스러워 보일 수 있지만, 웨이퍼당 3만 달러라는 금액이 결코 가벼운 수준은 아니다. 출처 : https://wccftech.com/tsmc-2nm-wafers-to-be-10-to-20-percent-more-expensive-than-3nm/
반도체 조딱러 2025-10-08
0
TSMC, 2nm 공정 내년 미국 진출… 1.4nm(A14) 공정은 2028년 대만서 가동 예정
TSMC는 빠르게 ‘옹스트롬(Angstrom) 시대’로 진입하고 있으며, 새로운 보고서에 따르면 차세대 A16 및 A14 공정 준비가 이미 대만에서 진행 중이라고 한다. TSMC, 옹스트롬 시대 진입 가속화… 미국 내 생산 확대와 함께 경쟁력 강화 노려 이 대만 반도체 거인은 경쟁사들을 압도하는 생산 주기를 유지하고 있으며, 지정학적 리스크에도 불구하고 빠른 발전을 이어가고 있다. 대만 경제일보(Ctee)의 새로운 보고서에 따르면, TSMC는 반도체 생산 가속화를 위한 계획을 본격적으로 추진 중이며, 회사의 주요 생산 거점 중 하나인 Fab 22가 현재 A14 공정 생산을 위한 준비에 들어갔다. 특히 미국 애리조나 공장에서도 생산 일정이 대폭 앞당겨져, 당초 계획보다 거의 1년 빠른 내년 중 2nm 공정이 도입될 것으로 알려졌다. 먼저 대만 상황을 살펴보면, TSMC의 가오슝(Kaohsiung) 공장은 현재 총 6개의 팹(fab) 건설이 진행 중이다. 이 중 5개는 2nm 및 A16(1.6nm) 대량 생산용으로, 나머지 1개는 고급형 A14(1.4nm) 노드 전용으로 알려졌다. A14 공정은 2028년 양산(HVM, High Volume Manufacturing)에 들어갈 예정이라고 한다. 이 가오슝 단지는 NT$1.5조(약 500억 달러) 이상이 투입된 TSMC 최대 규모의 투자 중 하나로, A16과 A14 공정 도입을 통해 본격적인 옹스트롬 시대를 주도할 것으로 기대된다. 보고서에 따르면 TSMC는 향후 2nm(N2) 및 A16(1.6nm) 공정을 도입하고, Fab 3·4 건설도 추진할 계획이라고 한다. 구체적으로 2nm 공정은 2026년 하반기(H2) 부터 생산이 시작될 것으로 예상된다. 다만 보고서는 애리조나에서 생산 능력을 확대하는 과정이 쉽지 않을 것이라고 지적한다. 이는 배관 및 전기 시스템 공사(plumbing and electrical system construction) 등 여러 기반 시설 문제가 아직 해결되지 않았기 때문이다. 그럼에도 불구하고 미국 정부(USG)가 TSMC에 대해 대만과 미국을 동등하게 대우하도록 압박하고 있는 만큼, 전체적인 진척 속도는 계속 빠르게 유지될 것으로 전망된다. 한편 TSMC와 경쟁사들을 비교해 보면, 경쟁 구도는 사실상 TSMC 쪽으로 기울어져 있는 상황이다. Intel Foundry Services(IFS)가 혁신적인 공정을 개발하지 않는 이상, 경쟁은 일방적일 가능성이 높다. 현재 인텔의 14A(1.4nm) 노드는 TSMC의 A14 공정과 같은 2028년 양산(HVM)에 들어갈 예정이어서, 기술적으로 보면 두 회사가 같은 세대의 노드 수준에서 맞붙게 될 것으로 보인다. 출처 : https://wccftech.com/tsmc-plans-for-next-gen-chip-production-surfaces-up/
반도체 조딱러 2025-10-07
0
1 2
탁탁몰
빌런18+ 할로윈 이벤트
탁탁 보더랜드 이벤트
커뮤니티 빌런 18+ ( Villain ) Beta 1.5
본사 : 서울 금천구 가산디지털1로 33-33 대륭테크노타운2차 7층 705-5호
대표전화 : 010-4588-4581 | 서비스 시작일 : 2025-08-15
커뮤니티 빌런 18+ ( Villain ) 의 모든 콘텐츠(영상,기사, 사진)는 출처를 표기하는 조건으로 무단 전재와 복사, 배포 등을 허용합니다.
Copyright © 커뮤니티 빌런 18+ ( Villain ) All Rights Reserved. 전자우편 master@Villain.city
광고
호스팅 로고