EUV 없이 설계 최적화로 돌파구 찾는 SMIC
화웨이의 최신 모바일 칩 키린 9030이 다시 한 번 업계의 시선을 끌고 있다. 미국의 장기간 제재로 인해 EUV 노광 장비를 사용할 수 없는 상황에서, 화웨이의 하이실리콘과 중국 파운드리 SMIC가 어디까지 기술적 성과를 끌어올릴 수 있는지를 보여주는 사례이기 때문이다.
화웨이는 최근 메이트 80과 메이트 X7 스마트폰을 공개하며, 여기에 키린 9030과 키린 9030 프로 칩을 탑재했다. 두 칩은 아직 완전한 성능으로 동작하지 않는 상태에서 측정된 초기 벤치마크 기준이지만, 기본적인 구조는 이미 드러났다.
키린 9030은 ARMv8 기반 CPU 8코어, 12스레드 구성으로, 프라임 코어는 2.75GHz, 성능 코어는 2.27GHz, 효율 코어는 1.72GHz로 설정돼 있다. GPU는 말룬 935다. 상위 모델인 키린 9030 프로는 1+4+4 구성의 9코어, 14스레드 CPU를 사용하며, 클럭과 GPU 구성은 기본 모델과 동일하다.
본격적인 관심은 공정 기술에서 나왔다. 반도체 분석 업체 테크인사이츠는 메이트 80 프로 맥스를 분해 분석하며, 키린 9030 SoC가 SMIC의 N+3 공정으로 제조됐음을 확인했다. 이 공정은 기존 N+2, 즉 2세대 7나노 공정보다 한 단계 진화한 것으로 보이지만, TSMC나 삼성의 5나노 공정과 동급으로 보기는 어렵다는 평가다.
테크인사이츠는 SMIC의 N+3 공정이 실질적으로 7나노와 5나노 사이 어딘가에 위치한다고 분석했다. 이는 완전히 새로운 미세 공정이라기보다는, 기존 7나노 공정을 DUV 기반 멀티 패터닝과 DTCO 기법으로 최대한 확장한 결과라는 설명이다.
DUV 노광은 파장 193나노미터의 자외선을 이용해 실리콘 웨이퍼에 패턴을 새기는 방식이다. 동일한 공정을 여러 번 반복하는 멀티 패터닝을 통해 더 미세한 회로를 구현할 수 있지만, 공정 난이도와 불량 위험은 급격히 높아진다.
DTCO는 설계와 제조, 수율 관리를 각각 분리해 최적화하는 대신, 이들을 동시에 조율하는 접근 방식이다. 원래라면 EUV 공정에서나 가능했던 수준의 집적도를, 설계 규율과 공정 조합으로 끌어내려는 시도다. 멀티 패터닝과 결합될 경우, 공정 변동성과 패턴 가장자리 오차를 줄이는 데 도움을 준다.
다만 테크인사이츠는 키린 9030의 N+3 공정에서 트랜지스터 형성과 관련된 핵심 지표, 즉 핀 피치나 CPP, 기본 트랜지스터 구조에서 큰 개선은 확인되지 않았다고 분석했다. 대신 SMIC는 트랜지스터 간 연결을 담당하는 후공정, 즉 BEOL 영역에서 복잡한 배선을 통해 성능을 끌어올린 것으로 보인다.
이 방식에는 분명한 위험도 따른다. DUV 기반 BEOL 스케일링은 여러 번의 패터닝 공정이 극도로 정밀하게 맞아떨어져야 하며, 조금만 어긋나도 수율이 급락할 수 있다. 패턴이 늘어날수록 라인 거칠기와 결함 발생 가능성도 함께 커진다.
결국 키린 9030은 SMIC가 공정 미세화를 무작정 추구하기보다는, DTCO를 중심으로 한 설계 규율 강화에 더 무게를 두고 있음을 보여준다. 다만 이런 최적화는 깊이가 제한적이며, 장기적으로 끌어낼 수 있는 성능 향상에는 분명한 한계가 있다는 평가도 나온다.
SMIC는 향후 첨단 패키징을 통해 추가적인 성능 개선 여지를 확보할 수 있다. 그러나 모바일용 애플리케이션 프로세서인 키린 9030과 같은 칩에서는 패키징의 중요성이 서버나 AI 가속기만큼 크지 않다는 점도 한계로 지적된다. 키린 9030은 EUV 없이 어디까지 갈 수 있는지를 보여주는 상징적인 사례다. 동시에, 중국 반도체 생태계가 공정 기술의 벽을 설계와 공정 공조로 우회하려는 방향을 분명히 드러낸 칩이기도 하다.
0 / 0
